Digitaltechnik und Halbleiterschaltungsentwurf

CMOS-KomplexgatterWebApp

CMOS (Complementary metal-oxide-semiconductor) sind Halbleiterbauelemente, bei denen, beispielsweise in integrierten Digitalschaltungen, sowohl NMOS-Transistoren (N-Kanal MOSFETs) als auch PMOS-Transistoren (P-Kanal MOSFETs) auf einem gemeinsamen Substrat verwendet werden.

Konstruktion von Komplexgattern

Methodisches Vorgehen:
  1. Bestimmung der KMF und DMF
  2. Konstruktion des Pull-Up Netzes entsprechend der günstigeren der beiden Minimalformen, durch Invertieren aller Eingänge.
    • OR-Verknüpfung: Parallelschaltung
    • AND-Verknüpfung: Reihenschaltung
  3. Konstruktion des Pull-Down Netzes entsprechend der invertierten Funktion der günstigeren der beiden Minimalformen.
    • OR-Verknüpfung: Parallelschaltung
    • AND-Verknüpfung: Reihenschaltung
Hinweis: Sofern die invertierte Funktion mehr negierte Eingänge als der ursprüngliche Ausdruck enthält, kann es günstiger sein die invertierte Funktion zu konstruieren und anschließend einen Inverter nachzuschalten.
In den meisten Fällen können dadurch Inverter und folglich Transistoren eingespart werden.




Ein beliebiger Schaltalgebraischer Ausdruck mit Disjunktionen, Konjunktionen und negierten Eingängen ist mit CMOS sehr einfach aufzubauen:

\(Q = (\overline{A} + B) • (C + \overline{D})\)

Zunächst wird das Pull-Up-Netz konstruiert: Ein logisches ODER wird durch eine Parallelschaltung zweier Transistoren, ein logisches UND durch eine Reihenschaltung erzeugt. Hier muss allerdings beachtet werden, dass ein P-Kanal MOSFET genau bei einer 0 durchschaltet und bei einer 1 sperrt. Die Eingänge werden folglich invertiert. Durch eine Beschaltung mit invertierten Eingängen kann das Pull-Up-Netz gezeichnet werden:

\(Q* = (A + \overline{B}) • (\overline{C} + D)\)

Zwei P-Kanal MOSFET mit A und ¬B als Gate und zwei P-Kanal MOSFET mit ¬C und D als Gate werden demnach parallel geschaltet. Diese beiden Parallelschaltungen werden wiederum in Serie geschaltet.

Im Pull-Down-Netz wird eine logische Null erzeugt. Es muss mit dem N-Block folglich die invertierte Funktion generiert werden. Dazu muss die gesamte Schaltfunktion mit den Gesetzen von de Morgan so umformt werden, dass eine Invertierung über der gesamten Funktion steht:

\(Q** = \overline{\overline{(\overline{A} + B) • (C + \overline{D})}} = \overline{\overline{(\overline{A} + B)} + \overline{(C + \overline{D})}} = \overline{(A • \overline{B}) + (\overline{C} • D)}\)

Folglich werden zwei N-Kanal MOSFET mit A und ¬B als Gate in Serie geschaltet und zwei N-Kanal MOSFET mit ¬C und D . Diese beiden Serienschaltungen werden wiederum parallel geschaltet.

Alle Ausgänge werden an einem Punkt zusammengelegt. Folgende Bedingungen müssen erfüllt sein:

  • es darf kein Stromfluss von VDD nach GND entstehen
  • der Ausgang muss zu jeder Zeit durch einen leitenden Pfad entweder mit VDD oder mit GND verbunden sein
Die Anzahl der benötigten Transistoren ergibt sich aus der Zahl der Eingänge n und den benötigten Invertern m:

Anzahl Transistoren = 2(n + m)

Komplexgatter-Rechner

Einstellungen

Anzahl der Eingänge:       Klammersetzung:

Eingabe der Schaltfunktion

Q =

Ausgabe des Komplexgatters

Schaltfunktion:
Q = A B C D ¬A ¬B
Schaltfunktion des Pull-Up-Netzes:
Q* = ¬A ¬B ¬C ¬D A B
Schaltfunktion des Pull-Down-Netzes:
Q** = ¬A + ¬B + ¬C + ¬D + A + B

Nach oben scrollen